04004

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-339101

(43)Date of publication of application: 08.12.2000

(51)Int.CI.

GO6F 3/06

G06F 12/08

(21)Application number: 11-149327

-

HITACHI LTD

(22)Date of filing:

28.05.1999

(71)Applicant: (72)Inventor:


FUJIMOTO KAZUHISA

(54) DISK ARRAY CONTROLLER

(57)Abstract:

PROBLEM TO BE SOLVED: To increase the capacity of a cache memory without increasing the number of PK and the number of wirings on a back plane and to improve data transfer throughput by installing cache memory parts on a package(PK) similar to a selector part and PK different from the selector part.

SOLUTION: New cache memory parts 14 (a CM controller 107 and a memory module 109) are installed on a selector PK. The capacity of a cache memory can be increased without increasing a memory PK. The number of cache memory parts 14 increases two times and the number of access paths between a path controller 110 and the CM controller 107 accordingly increases two times. Thus, data transfer throughput improves about two times. Even if the number of access paths increases two times, the increased access paths are required by the number of wirings on the selector PK and therefore it is not necessary to increase the number of wirings on a back plane.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-339101 (P2000-339101A)

(43)公開日 平成12年12月8日(2000.12.8)


(51) Int.Cl. ⁷	識別記号	FΙ	テーマコード(参考)	
G06F 3/06		G06F 3/06	302A 5B005	
0001 0,00	5 4 0		540 5B065	
12/08		12/08 G		
12, 00		В		
	3 2 0		3 2 0	
		審查請求未請求	求 請求項の数8 OL (全 13 頁)	
(21)出願番号	特顧平11-149327	(71) 出願人 00000	000005108	
(,			会社日立製作所	
(22)出顧日	平成11年5月28日(1999.5.28)	東京都千代田区神田駿河台四丁目6番地		
			和久	
			都国分寺市東恋ケ窪一丁目280番地	
			株式会社日立製作所中央研究所内	
		(74)代理人 1000		
			士 作田 康夫	
		I	ーム(参考) 5B005 JJ11 KK12 MM05 MM11 NN12	
		5B065 BA01 CA30 CE11 CH01		

(54)【発明の名称】 ディスクアレイ制御装置

(57)【要約】

【課題】パッケージ数およびバックプレーン上の配線数を増やすことなく、大容量キャッシュメモリを搭載でき、データ転送スループットの高いディスクアレイ制御 装置を提供する。

【解決手段】セレクタパッケージ上に新たなキャッシュメモリ部(CMコントローラ107とメモリモジュール109)を設けることにより、メモリパッケージを増やすことなく、キャッシュメモリの容量を増やす。



【特許請求の範囲】

【請求項1】ホストコンピュータとのインターフェース を有する複数のチャネルインターフェース部と、磁気デ ィスク装置とのインターフェースを有する複数のディス クインターフェース部と、前記磁気ディスク装置に対し リード/ライトされるデータを一時的に格納するキャッ シュメモリ部と、ディスクアレイ制御装置に関する制御 情報を格納する共有メモリ部を有し、各チャネルインタ ーフェース部は、前記ホストコンピュータと前記キャッ シュメモリ部との間のデータ転送を実行し、各ディスク インターフェース部は、前記磁気ディスク装置と前記キ ャッシュメモリ部との間のデータ転送を実行し、前記複 数のチャネルインターフェース部および前記複数のディ スクインターフェース部と前記キャッシュメモリ部との 間はセレクタ部を介して接続され、前記複数のチャネル インターフェース部および前記複数のディスクインター フェース部と前記共有メモリ部との間は、それぞれセレ クタ部を介さずに直接接続されたディスクアレイ制御装 置において、前記キャッシュメモリ部が、前記セレクタ 部と同じパッケージ上に実装されるキャッシュメモリ部 と、前記セレクタ部と異なるパッケージ上に実装される キャッシュメモリ部に分かれていることを特徴とするデ ィスクアレイ制御装置。

【請求項2】 ホストコンピュータとのインターフェース を有する複数のチャネルインターフェース部と、磁気デ ィスク装置とのインターフェースを有する複数のディス クインターフェース部と、前記磁気ディスク装置に対し リード/ライトされるデータを一時的に格納するキャッ シュメモリ部と、ディスクアレイ制御装置に関する制御 情報を格納する共有メモリ部を有し、各チャネルインタ ーフェース部は、前記ホストコンピュータと前記キャッ シュメモリ部との間のデータ転送を実行し、各ディスク インターフェース部は、前記磁気ディスク装置と前記キ ャッシュメモリ部との間のデータ転送を実行し、前記複 数のチャネルインターフェース部および前記複数のディ スクインターフェース部と前記キャッシュメモリ部との 間は複数のセレクタ部を介して接続され、前記複数のチ ャネルインターフェース部および前記複数のディスクイ ンターフェース部と前記共有メモリ部との間は、それぞ れセレクタ部を介さずに直接接続されたディスクアレイ 制御装置において、前記キャッシュメモリ部が、前記複 数のセレクタ部すべてに接続されるキャッシュメモリ部 と、前記複数のセレクタ部の一部にのみ接続されるキャ ッシュメモリ部に分かれていることを特徴とするディス クアレイ制御装置。

【請求項3】ホストコンピュータとのインターフェースを有する複数のチャネルインターフェース部と、磁気ディスク装置とのインターフェースを有する複数のディスクインターフェース部と、前記磁気ディスク装置に対しリード/ライトされるデータを一時的に格納するキャッ

シュメモリ部と、ディスクアレイ制御装置に関する制御 情報を格納する共有メモリ部を有し、各チャネルインタ ーフェース部は、前記ホストコンピュータと前記キャッ シュメモリ部との間のデータ転送を実行し、各ディスク インターフェース部は、前記磁気ディスク装置と前記キ ャッシュメモリ部との間のデータ転送を実行し、前記複 数のチャネルインターフェース部および前記複数のディ スクインターフェース部と前記キャッシュメモリ部との 間は複数のセレクタ部を介して接続され、前記複数のチ ャネルインターフェース部および前記複数のディスクイ ンターフェース部と前記共有メモリ部との間は、それぞ れセレクタ部を介さずに直接接続されたディスクアレイ 制御装置において、前記キャッシュメモリ部が、前記複 数のチャネルインターフェース部およびディスクインタ ーフェース部のすべてからアクセス可能なキャッシュメ モリ部と、前記複数のチャネルインターフェース部およ びディスクインターフェース部の一部からのみアクセス 可能なキャッシュメモリ部に分かれていることを特徴と するディスクアレイ制御装置。

【請求項4】ホストコンピュータとのインターフェース を有する複数のチャネルインターフェース部と、磁気デ ィスク装置とのインターフェースを有する複数のディス クインターフェース部と、前記磁気ディスク装置に対し リード/ライトされるデータを一時的に格納するキャッ シュメモリ部と、ディスクアレイ制御装置に関する制御 情報を格納する共有メモリ部を有し、各チャネルインタ ーフェース部は、前記ホストコンピュータと前記キャッ シュメモリ部との間のデータ転送を実行し、各ディスク インターフェース部は、前記磁気ディスク装置と前記キ ャッシュメモリ部との間のデータ転送を実行し、前記複 数のチャネルインターフェース部および前記複数のディ スクインターフェース部と前記キャッシュメモリ部との 間はスイッチを用いた相互結合網によって接続され、前 記複数のチャネルインターフェース部および前記複数の ディスクインターフェース部と前記共有メモリ部との間 は、それぞれ直接接続されたディスクアレイ制御装置に おいて、前記キャッシュメモリ部が、前記相互結合網と 同じパッケージ上に実装されるキャッシュメモリ部と、 前記相互結合網と異なるパッケージ上に実装されるキャ ッシュメモリ部に分かれていることを特徴とするディス クアレイ制御装置。

【請求項5】ホストコンピュータとのインターフェースを有する複数のチャネルインターフェース部と、磁気ディスク装置とのインターフェースを有する複数のディスク装置とのインターフェースを有する複数のディスク状態では、前記磁気ディスク装置に対しリード/ライトされるデータを一時的に格納するキャッシュメモリ部と、ディスクアレイ制御装置に関する制御情報を格納する共有メモリ部を有し、各チャネルインターフェース部は、前記ホストコンピュータと前記キャッシュメモリ部との間のデータ転送を実行し、各ディスク

インターフェース部は、前記磁気ディスク装置と前記キャッシュメモリ部との間のデータ転送を実行し、前記複数のチャネルインターフェース部および前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はスイッチを用いた相互結合網によって接続され、前記複数のチャネルインターフェース部および前記複数のディスクインターフェース部と前記共有メモリ部との間は、それぞれ直接接続されたディスクアレイ制御装置において、前記キャッシュメモリ部が、前記複数のスイッチの一部にのみ接続されるキャッシュメモリ部に分かれていることを特徴とするディスクアレイ制御装置。

【請求項6】ホストコンピュータとのインターフェース を有する複数のチャネルインターフェース部と、磁気デ ィスク装置とのインターフェースを有する複数のディス クインターフェース部と、前記磁気ディスク装置に対し リード/ライトされるデータを一時的に格納するキャッ シュメモリ部と、ディスクアレイ制御装置に関する制御 情報を格納する共有メモリ部を有し、各チャネルインタ ーフェース部は、前記ホストコンピュータと前記キャッ シュメモリ部との間のデータ転送を実行し、各ディスク インターフェース部は、前記磁気ディスク装置と前記キ ヤッシュメモリ部との間のデータ転送を実行し、前記複 数のチャネルインターフェース部および前記複数のディ スクインターフェース部と前記キャッシュメモリ部との 間はスイッチを用いた相互結合網によって接続され、前 記複数のチャネルインターフェース部および前記複数の ディスクインターフェース部と前記共有メモリ部との間 は、それぞれ直接接続されたディスクアレイ制御装置に おいて、前記キャッシュメモリ部が、前記複数のチャネ ルインターフェース部およびディスクインターフェース 部のすべてからアクセス可能なキャッシュメモリ部と、 前記複数のチャネルインターフェース部およびディスク インターフェース部の一部からのみアクセス可能なキャ ッシュメモリ部に分かれていることを特徴とするディス クアレイ制御装置。

【請求項7】請求項1から3のいずれかに記載のディスクアレイ制御装置であって、前記チャネルインターフェース部および前記ディスクインターフェース部は、それぞれマイクロプロセッサと、前記キャッシュメモリアクセス制御するキャッシュメモリアクセス制御部と、前記共有メモリ部へのアクセスを制御する共有メモリアクセス制御部を有し、前記キャッシュメモリアクセス制御部と前記キャッシュメモリ部間はセレクタ部を介して接続されており、前記共有メモリ部へのアクセス制御部と前記共有メモリ部間は直接接続されていることを特徴とするディスクアレイ制御装置。

【請求項8】請求項4から6のいずれかに記載のディスクアレイ制御装置であって、前記チャネルインターフェ

ース部および前記ディスクインターフェース部は、それ ぞれマイクロプロセッサと、前記キャッシュメモリ部へ のアクセスを制御するキャッシュメモリアクセス制御部と、前記共有メモリ部へのアクセスを制御する共有メモリアクセス制御部と前記キャッシュメモリア りセス制御部と前記キャッシュメモリ部間は複数のスイッチを用いた相互結合網により接続されており、前記共有メモリ部へのアクセス制御部と前記共有メモリ部間は直接接続されていることを特徴とするディスクアレイ制御装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、データを分割して 複数の磁気ディスク装置に格納するディスクアレイ装置 に関する。

[0002]

【従来の技術】半導体記憶装置を記憶媒体とするコンピュータの主記憶のI/O性能に比べて、磁気ディスクを記憶媒体とするディスクサブシステム(以下「サブシステム」という。)のI/O性能は3~4桁程度小さく、従来からこの差を縮めること、すなわちサブシステムのI/O性能を向上させる努力がなされている。サブシステムのI/O性能を向上させるための1つの方法として、複数の磁気ディスク装置でサブシステムを構成し、データを複数の磁気ディスク装置に格納する、いわゆるディスクアレイと呼ばれるシステムが知られている。

【0003】図2は従来のディスクアレイ制御装置の構 成を、図3はそのディスクアレイ制御装置の実装構成を 示す。ホストコンピュータ50とディスクアレイ制御装 置2との間のデータ転送を実行する複数のチャネルIF 部11と、磁気ディスク装置20とディスクアレイ制御 装置 2 間のデータ転送を実行する複数のディスク I F部 12と、磁気ディスク装置20のデータを一時的に格納 するキャッシュメモリ部14と、ディスクアレイ制御装 置2に関する制御情報(例えば、チャネルIF部11お よびディスク I F部12とキャッシュメモリ部14との 間のデータ転送制御に関する情報)を格納する共有メモ リ部15とを備え、キャッシュメモリ部14はセレクタ 部13内のパスコントローラ110を介して、また共有 メモリ部15はパスコントローラ110を介さず直接、 全てのチャネル I F部11およびディスク I F部12か らアクセス可能な構成となっている。

【0004】図3に示すように、チャネルIF部11は チャネルIFパッケージ(以下パッケージを単にPKと 略記する)81に、ディスクIF部12はディスクIF PK82に、セレクタ部13はセレクタPK83に、キャッシュメモリ部14および共有メモリ部15はメモリ PK84に実装し、各パッケージは1枚のバックプレーン80上に実装する。したがって、各パッケージ間を接続するアクセスパス0,1、2(図2の符号135,1 【0005】このディスクアレイ制御装置2では、チャネルIF部11およびディスクIF部12と共有メモリ部15との間は1対1に接続され、チャネルIF部11

36,137)はバックプレーン80上に配線する。

およびディスクIF部12とキャッシュメモリ部14との間はパスコントローラ110を介して接続される。以下、チャネルIF部11およびディスクIF部12と共有メモリ部15との間の接続形態をスター接続、チャネルIF部11およびディスクIF部12とキャッシュメモリ部14との間の接続形態を階層スター接続と呼ぶ。

【0006】 このように共有メモリ部15への接続形態 とキャッシュメモリ部14への接続形態を異ならせるの は、ホストコンピュータへの応答時間を短くするために 共有メモリ部へのアクセス時間をなるべく短く抑え、ホ ストコンピュータとの間のデータ転送スループットの向 上に対応するためキャッシュメモリ部へのスループット をなるべく高くするという2つの要件を満足させるため である。チャネル I F部11およびディスク I F部12 と共有メモリ部15との間をパスコントローラ110を 介さず直接接続することにより、アクセス時間を短縮で きる。また、チャネル [F部 1 1 およびディスク [F部 12をパスコントローラ110を介してキャッシュメモ リ部14に接続することにより、パスコントローラ11 0を介さず直接接続する場合に比べてキャッシュメモリ 部14へのアクセスパス数を増やすことが可能になり、 スループットを向上させることができる。

【0007】チャネルIF部11は、ホストコンピュータ50と接続するためのホストIF102、ホストコンピュータ50に対する入出力を制御するマイクロプロセッサ101、キャッシュメモリ部14へのアクセスを制御するCMアクセス制御部104、および共有メモリ部15へのアクセスを制御するSMアクセス制御部105を有している。また、ディスクIF部12は、磁気ディスク装置20と接続するためのドライブIF103、ベスク装置20と接続するためのドライブIF103、ベスク装置20と接続するためのドライブIF103、ベスク装置20に対する入出力を制御するマイクロプロセッサ101、キャッシュメモリ部14へのアクセスを制御するCMアクセス制御部104、および共有部105を有している。また、ディスクIF部12は、RAID機能の実行も行う。

[0008]

【発明が解決しようとする課題】近年、磁気ディスクの大容量化は目覚しく、このためディスクアレイの記憶容量も急激に増加している。それに伴って、ディスクアレイ制御装置に搭載するキャッシュメモリの容量を増加させる必要がある。また、ホストコンピュータとのインターフェースとして100MB/sの高スループットを有するファイバチャネルが採用されてきており、さらに今後数年でそのスループットは2~4倍に向上する。このような高スループットインターフェースに対応するた

め、ディスクアレイ制御装置のデータ転送スループット も大幅に増加させる必要がある。

【0009】図2に示すチャネルIF部11およびディスクIF部12とキャッシュメモリ部14との間のスループット向上を目指した階層スター接続方式において、キャッシュメモリの容量を増やし、データ転送スループットを向上させるためには、キャッシュメモリ部14を実装するメモリPK84(図3)の数を増やす必要がある。しかしながら、図2に示したディスクアレイ制御装置2では、メモリPK84の数を増やすことは筐体サイズを大きくすることになるため難しい。また、仮にメモリPK84の数を増やせたとしても、セレクタ部13とキャッシュメモリ部14の間のアクセスパス数が増え、各パッケージを実装するパックプレーン80上の各パッケージ間を結ぶ配線数が膨大になるという問題が生じる。

【0010】そこで本発明の目的は、階層スター接続方式を用いた従来のディスクアレイ制御装置において、パッケージ数やバックプレーン上の配線数を増やすことなく、キャッシュメモリ容量を増やし、データ転送スループットを向上させたディスクアレイ制御装置を提供することにある。

[0011]

【課題を解決するための手段】上記目的は、ホストコン ピュータとのインターフェースを有する複数のチャネル インターフェース部と、磁気ディスク装置とのインター フェースを有する複数のディスクインターフェース部 と、前記磁気ディスク装置に対しリード/ライトされる データを一時的に格納するキャッシュメモリ部と、ディ スクアレイ制御装置に関する制御情報を格納する共有メ モリ部を有し、各チャネルインターフェース部は、前記 ホストコンピュータと前記キャッシュメモリ部との間の データ転送を実行し、各ディスクインターフェース部 は、前記磁気ディスク装置と前記キャッシュメモリ部と の間のデータ転送を実行し、前記複数のチャネルインタ ーフェース部および前記複数のディスクインターフェー ス部と前記キャッシュメモリ部との間はセレクタ部を介 して接続され、前記複数のチャネルインターフェース部 および前記複数のディスクインターフェース部と前記共 有メモリ部との間は、それぞれセレクタ部を介さずに直 接接続されたディスクアレイ制御装置において、前記キ ャッシュメモリ部が、前記セレクタ部と同じパッケージ 上に実装されるキャッシュメモリ部と、前記セレクタ部 と異なるパッケージ上に実装されるキャッシュメモリ部 に分かれていることを特徴とするディスクアレイ制御装 置によって達成される。

【0012】また上記目的は、ホストコンピュータとのインターフェースを有する複数のチャネルインターフェース部と、磁気ディスク装置とのインターフェースを有する複数のディスクインターフェース部と、前記磁気デ

ィスク装置に対しリード/ライトされるデータを一時的 に格納するキャッシュメモリ部と、ディスクアレイ制御 装置に関する制御情報を格納する共有メモリ部を有し、 各チャネルインターフェース部は、前記ホストコンピュ ータと前記キャッシュメモリ部との間のデータ転送を実 行し、各ディスクインターフェース部は、前記磁気ディ スク装置と前記キャッシュメモリ部との間のデータ転送 を実行し、前記複数のチャネルインターフェース部およ び前記複数のディスクインターフェース部と前記キャッ シュメモリ部との間はスイッチを用いた相互結合網によ って接続され、前記複数のチャネルインターフェース部 および前記複数のディスクインターフェース部と前記共 有メモリ部との間は、それぞれ直接接続されたディスク アレイ制御装置において、前記キャッシュメモリ部が、 前記相互結合網と同じパッケージ上に実装されるキャッ シュメモリ部と、前記相互結合網と異なるパッケージ上 に実装されるキャッシュメモリ部に分かれていることを 特徴とするディスクアレイ制御装置によって達成され る。

[0013]

【発明の実施の形態】(実施例1)図1、図3に本発明の一実施例を示す。ディスクアレイ制御装置1は、ホストコンピュータ50との2つのインターフェース部(チャネルIF部)11と、磁気ディスク装置20との2つのインターフェース部(ディスクIF部)12と、2つのセレクタ部13と、セレクタ部13内のキャッシュメモリ部14と、セレクタ部13の外の2つのキャッシュメモリ部14と、2つの共有メモリ部15と、アクセスパス0:135と、アクセスパス1:136と、アクセスパス2:137と、アクセスパス3:138を有する。

【0014】チャネルIF部11は、ホストコンピュータ50との2つのIF(ホストIF)102と、2つのマイクロプロセッサ101と、キャッシュメモリ部14への1つのアクセス制御部(CMアクセス制御部)104と、共有メモリ部15への1つのアクセス制御部)105を有し、ホストコンピュータ50とキャッシュメモリ部14間のデータ転送、ホーンでマイクロプロセッサ101と共有メモリ部15間の制御情報の転送を実行する。マイクロプロセッサ101およびホストIF102は内部バス106によって接続され、CMアクセス制御部104は2つのホストIF102に直接接続されている。また、SMアクセス制御部105は2つのマイクロプロセッサ101に直接接続されている。チャネルIF部11の構成要素は図3のように、チャネルIFPK81上に実装する。

【0015】ディスクIF部12は、磁気ディスク装置20との2つのIF(ドライブIF)103と、2つのマイクロプロセッサ101と、キャッシュメモリ部14への1つのアクセス制御部(CMアクセス制御部)10

4と、共有メモリ部15への1つのアクセス制御部(SMアクセス制御部)105を有し、磁気ディスク装置20とキャッシュメモリ部14間のデータ転送、およびマイクロプロセッサ101と共有メモリ部15間の制御情報の転送を実行する。

【0016】マイクロプロセッサ101およびドライブIF103は内部バス106によって接続され、CMアクセス制御部104は2つのドライブIF103に直接接続されている。また、SMアクセス制御部105は2つのマイクロプロセッサ101に直接接続されている。ディスクIF部12はRAID機能の実行も行う。ディスクIF部12の構成要素は図3のようにディスクIFPK82上に実装する。

【0017】キャッシュメモリ部14は、キャッシュメモリ (CM) コントローラ107とメモリモジュール109を有し、磁気ディスク装置20へ記録するデータを格納する。セレクタ部13の外のキャッシュメモリ部14の構成要素はメモリPK84上に実装する。

【0018】共有メモリ部15は、共有メモリ(SM)コントローラ108とメモリモジュール109を有し、ディスクアレイ制御装置1の制御情報(例えば、チャネルIF部およびディスクIF部とキャッシュメモリ部14との間のデータ転送制御に関する情報)等を格納する。共有メモリ部15の構成要素は図3のように、メモリPK84上に実装する。

【0019】セレクタ部13は、パスコントローラ110とキャッシュメモリ部14(CMコントローラ107とメモリモジュール109)を有し、CMコントローラ107へのアクセスの振り分け、および磁気ディスク装置20へ記録するデータの格納を行う。セレクタ部13の構成要素はセレクタPK83上に実装する。

【0020】上記各パッケージは、図3に示すように1つのバックプレーン80上に実装する。

【0021】CMアクセス制御部104には2本のアク セスパス0:135を接続し、それらを2つの異なるセ レクタ部13内のパスコントローラ110にそれぞれ接 続する。パスコントローラ110には2本のアクセスパ ス1:136を接続し、それらを2つの異なるメモリP K84上のキャッシュメモリ部14内のCMコントロー ラ107にそれぞれ接続する。また、セレクタPK83 上のキャッシュメモリ部14内のCMコントローラ10 7への2本のアクセスパス3:138を接続する。した がってメモリPK84上のキャッシュメモリ部14内の CMコントローラ107には、2つのセレクタ部13か ら1本ずつ、計2本のアクセスパス1:136が接続さ れる。こうすることにより、CMアクセス制御部104 からメモリPK84上のキャッシュメモリ部14内のC Mコントローラ107へは、2つのセレクタ部13のど ちらを経由してもアクセスが可能となる。これにより、 1つのアクセスパスまたはパスコントローラ110に障

害が発生した場合でも、もう1つのアクセスルートによりキャッシュメモリ部14ヘアクセスすることが可能となるため、耐障害性を向上させることができる。

【0022】 SMアクセス制御部105には2本のアクセスパス2:137を接続し、そのアクセスパス2:137を接続し、そのアクセスパス2:137を2つの異なるSMコントローラにそれぞれ接続する。したがってSMコントローラ108には、2つのチャネル I F部 11 および2つのディスク I F部 12 から 1本ずつ、計4本のアクセスパス2:137が接続される

【0023】本実施例では、1つのSMアクセス制御部 105と1つのSMコントローラ108の間には1本のアクセスパス2:137を接続したが、このアクセスパス2:137を2本に増やすことにより、1つのSMアクセス制御部105から1つのSMコントローラ108へのアクセスルートが2つとなるため、耐障害性を向上させることができる。ここで、上記個数は一実施例にすぎず、個数を上記に限定するものではない。

【0024】パスコントローラ110には、2つのチャネル I F部 11と、2つのディスク I F部 12からそれぞれ 1本ずつ、計 4本のアクセスパス0:135が接続される。また、パスコントローラ110には、メモリP K 84上のキャッシュメモリ部 14へのアクセスパス1:136が 1本ずつと、セレクタ P K 83上のキャッシュメモリ部 14への2本のアクセスパス3:138の、計 4本が接続される。

【0025】本発明の大きな特徴は、セレクタPK83 上に新たなキャッシュメモリ部14(CMコントローラ 107とメモリモジュール109)を設ける点にある。 こうすることにより、メモリPK84を増やすことな く、キャッシュメモリの容量を増やすことができる。ま た、キャッシュメモリ部14の数が2倍に増え、それに 伴いパスコントローラ110とCMコントローラ107 との間のアクセスパス数も2倍に増える。したがって、 データ転送スループットが約2倍に向上する。パスコン トローラ110とCMコントローラ107との間のアク セスパス数が2倍に増えても、増加分のアクセスパスは セレクタPK83上の配線だけですむため、バックプレ ーン80上の配線数を増やす必要がない。したがって、 図2に示す従来のディスクアレイ制御装置2において、 セレクタ部13内の構成を変えるだけでキャッシュメモ リ容量およびデータ転送スループットを増やすことが可 能となる。

【0026】図4は、CMアクセス制御部104内の構成を示している。CMアクセス制御部104は、セレクタ302と、アドレス、コマンド、データを一時格納するパケットバッファ303と、セレクタ部13に繋がるアクセスパス0:135とのパスIF301と、データのエラーチェック部300と、データ転送制御部310を有する。

 $\{0027\}$ セレクタ302の2つのポートはデータ線210でホスト $\{1F102$ あるいはドライブ $\{1F103\}$ に接続される。また、セレクタ302の他の2つのポートはパス $\{1F301\}$ に接続される。パス $\{1F301\}$ はアクセスパス0:135でセレクタ部13内のパスコントローラ110に接続される。

【0028】データ転送制御部310は、制御線1:211でホストIF102あるいはドライブIF103に接続され、制御線2:212でパスコントローラ110内のデータ転送制御部315(図6で後述)に接続される。また、データ転送制御部310は、アービタ308によりホストIF102あるいはドライブIF103からのアクセス要求のアービトレーションを行い、セレクタ302の切り替えを行う。

【0029】図6は、セレクタ部13内のパスコントローラ110の構成を示している。パスコントローラ110は、チャネルIF部11およびディスクIF部12に繋がるアクセスパス0:135との4つのパスIF301と、メモリPK84上のキャッシュメモリ部14に繋がるアクセスパス1:136との2つのパスIF301およびセレクタPK83上のキャッシュメモリ部14に繋がるアクセスパス3:138との2つのパスIF301と、両者間を互いに接続するセレクタ306と、パケットバッファ303と、データのエラーチェック部300と、CMアクセス制御部104から送出されたアドレスおよびコマンドを解析するアドレス・コマンド(adr-cmd)解析部305と、データ転送制御部315を有する。

【0030】データ転送制御部315は、制御線2:212でCMアクセス制御部104内のデータ転送制御部310に接続され、制御線3:213でCMコントローラ107内のデータ転送制御部315に接続される。また、データ転送制御部315は、アービタ308により、adr-cmd解析部305で解析した4本のアクセスパス0:135からのアクセス要求のアービトレーションを行い、セレクタ306の切り替えを行う。

【0031】パケットバッファ303は、アクセスパス0:135側のパスとアクセスパス1:136およびアクセスパス3:138側のパスでデータ転送速度に差がある場合、速度差を吸収するために、転送するデータの一部または全部をバッファリングする。

【0032】 adr-cmd解析部305は、アドレスおよびコマンドを格納するパッファと、アドレス抽出部と、コマンド抽出部を有する(図示略)。このadr-cmd解析部305では、CMアクセス制御部104に接続される4本のアクセスパス0:135それぞれに1つずつ割り当てられたパッファに、アドレス、コマンドを格納する。アドレス抽出部およびコマンド抽出部では、アクセスするCMコントローラ107とアクセスの種類を割り出し、データ転送制御部315内のアービタ

308へ送出する。

【0033】図7は、キャッシュメモリ部14内の構成を示している。CMコントローラ107は、パスコントローラ110に繋がるアクセスパス1:136またはアクセスパス3:138との2つのパスIF301と、セレクタ304と、データを一時格納するパケットバッファ303と、データのエラーチェック部300と、メモリモジュール109へのアクセスを制御するメモリ制御部307と、CMアクセス制御部104から送出されたアドレスおよびコマンドを解析するadr-cmd解析部305と、データ転送制御部315を有する。

【0034】データ転送制御部315は、制御線3:213でパスコントローラ110内のデータ転送制御部315に接続され、制御線4:214でメモリ制御部107に接続される。また、データ転送制御部315は、アービタ308により、adr-cmd解析部305で解析した2本のアクセスパスからのアクセス要求のアービトレーションを行い、セレクタ304の切り替えを行う。

【0035】 adr-cmd解析部305は、アドレスおよびコマンドを格納するバッファおよびアドレス抽出部、コマンド抽出部を有する(図示略)。 adr-cmd解析部305では、CMコントローラ107に接続される2本のアクセスパスそれぞれに1つずつ割り当てられたバッファに、アドレス、コマンドを格納する。アドレス抽出部およびコマンド抽出部では、アクセスするメモリのアドレスとアクセスの種類を割り出し、メモリ制御部307へ送出する。また、2本のアクセスパスからのアクセス要求をデータ転送制御部315内のアービタ308へ送出する。

【0036】次に、キャッシュメモリ部14へのアクセス時の手順について述べる。キャッシュメモリ部14へアクセスする場合、マイクロプロセッサ101は、ホストIF102あるいはドライブIF103へ、キャッシュメモリ部14へのアクセス開始を指示する。

【0037】アクセス開始の指示を受けたホストIF102あるいはドライブIF103は、制御線1:211によりCMアクセス制御部104内のデータ転送制御部310へアクセス開始を示す信号を送出する。それとともに、データ線210を通してアドレス、コマンド、データ(データの書き込み時のみ)を送出する。

【0038】 CMアクセス制御部104は、データ線210を通して送られてきたアドレス、コマンド、データ(データの書き込み時のみ)をパケットバッファ303に格納する。データ転送制御部310はアービトレーションを行ってパスIF301の使用権を決定し、セレクタ302を切り替える。

【0039】図9は、キャッシュメモリ部14ヘデータを
書き込む場合の、CMアクセス制御部104からCM
コントローラ107へのアクセスの流れを示している。

CMアクセス制御部 104内のデータ転送制御部 310は、アービトレーションによってアクセスパス 0:135の使用権が決定されると、制御線 2:212によってパスコントローラ 110 内のデータ転送制御部 315 へアクセス開始を示す信号(REQ)を出す(ステップ 501)。続いて、アドレスおよびコマンドを送出する(ステップ 502)。

【0040】パスコントローラ110内のデータ転送制御部315は、CMアクセス制御部104からREQ信号を受け取ると、次にアクセスパス0:135を通して送られてくるアドレスおよびコマンドを受信し、adr-cmd解析部305で解析したアクセス要求に基づいてアービトレーションを行う(ステップ503)。アーヒトレーションの結果、アクセスパス1:136またはアクセスパス3:138への接続権を得たら、データ転送制御部315はセレクタ306を切り替える(ステップ504)とともに、制御線2:212により、CMアクセスパス1:136またはアクセスパス3:138への接続権が得られたことを示す信号(ACK)を返す(ステップ505)。

【0041】次にデータ転送制御部315は、制御線3:213によってCMコントローラ107内のデータ転送制御部315ヘアクセス開始を示す信号(REQ)を出す(ステップ506)。続いて、アドレスおよびコマンドを送出する(ステップ507)。

【0042】CMアクセス制御部104はACK信号を受けると、パケットバッファ303からデータを読み出し、セレクタ302、パス IF301を介してアクセスパス0:135へ送出する。パスコントローラ110は、アクセスパス0:135を通して送られてきたデータを、パス IF301およびセレクタ306を介してアクセスパス1:136またはアクセスパス3:138へ送出する(ステップ509)。

【0043】CMコントローラ107内のデータ転送制 御部315は、制御線3:213によってREQ信号を 受け取ると、次にアクセスパス1:136またはアクセ スパス3:138を通して送られてくるアドレスおよび コマンドを受信し、adr-cmd解析部305で解析 したアクセス要求に基づいてアービトレーションを行い (ステップ508)、セレクタ304を切り替える。ア クセスパス1:136またはアクセスパス3:138を 通して送られてくるデータはパケットバッファ303に 格納する。アービトレーションの結果、メモリモジュー ル109へのアクセス権を得たら、メモリの制御情報を メモリ制御部307へ送出し、メモリアクセスのための 前処理を行う(ステップ510)。次に、パケットバッ ファ303からデータを読み出し、セレクタ304を介 してメモリモジュール109へ書き込む(ステップ51 1).

【0044】メモリモジュール109へのアクセスが終了すると、メモリアクセスの後処理を行い、データ転送制御部315においてアクセス状況を示すステータス(STATUS)を生成する(ステップ512)。次に、ステータスをパスコントローラ110を介してCMアクセス制御部104へ送出する(ステップ513)。パスコントローラ110内のデータ転送制御部315はステータスを受け取ると、CMコントローラ107へのREQ信号をオフする(ステップ514)。

【0045】CMアクセス制御部104内のデータ転送制御部310はステータスを受け取ると、パスコントローラ110へのREQ信号をオフする(ステップ515)。パスコントローラ110内のデータ転送制御部315はCMアクセス制御部104からのREQ信号のオフを確認すると、CMアクセス制御部104へのACK信号をオフする(ステップ516)。

【0046】CMアクセス制御部104内のデータ転送制御部310はステータスを受け取ると、制御線1:211により、ホストIF102あるいはドライブIF103に、キャッシュメモリ部14へのアクセスの終了を報告する。

【0047】キャッシュメモリ部14からデータを読み出す場合の、CMアクセス制御部104からCMコントローラ107へのアクセスの流れは、ステップ501から508までとステップ512以降は、データの書き込みの場合と同じである。

【0048】 CMアクセス制御部104はステップ505でACK信号を受けると、データの受信待ち状態に入る。ステップ508でメモリアクセス権を得ると、CMコントローラ107はメモリモジュール109からデータを読み出し、セレクタ304、パスIF301を介してアクセスパス1:136またはアクセスパス3:138にデータを送出する。パスコントローラ110は、アクセスパス1:136またはアクセスパス3:138を通してデータを受信すると、パスIF301およびセレクタ306を介してアクセスパス0:135にデータを送出する。CMアクセス制御部104は、アクセスパス0:135を通してデータを受信すると、セレクタ302、データ線2106を介してホストIF1028あるいはドライブIF1030、データを送出する。

【0049】図5は、SMアクセス制御部105内の構成を示している。SMアクセス制御部104は、セレクタ302と、アドレス、コマンド、データを一時格納するパケットバッファ303と、SMコントローラ108に繋がるアクセスパス2:137とのパスIF301と、データのエラーチェック部300と、データ転送制御部310を有する。

【0050】セレクタ302の2つのポートはデータ線220で2つのマイクロプロセッサ101にそれぞれ接続される。また、セレクタ302の他の2つのポートは

2つのパスIF301にそれぞれ接続される。パスIF301はアクセスパス2:137でSMコントローラ108に接続される。データ転送制御部310は、制御線5:221でマイクロプロセッサ101に接続され、制御線6:222でSMコントローラ108内のデータ転送制御部315に接続される。また、データ転送制御部310は、アービタ308によりマイクロプロセッサ101からのアクセス要求のアービトレーションを行い、セレクタ302の切り替えを行う。

【0051】図8は、共有メモリ部15内の構成を示している。共有メモリ部15は、SMコントローラ108とメモリモジュール109を有する。SMコントローラ108は、SMアクセス制御部105に繋がるアクセスパス2:137との4つのパスIF301と、セレクタ309と、データを一時格納するパケットバッファ303と、データのエラーチェック部300と、メモリモジュール109へのアクセスを制御するメモリ制御部307と、SMアクセス制御部105から送出されたアドレスおよびコマンドを解析するadr-cmd解析部305と、データ転送制御部315を有する。

【0052】データ転送制御部315は、制御線6:22でSMアクセス制御部105内のデータ転送制御部310に接続され、制御線4:214でメモリ制御部307に接続される。また、データ転送制御部315は、アービタ308により、adr-cmd解析部305で解析した4本のアクセスパス2:137からのアクセス要求のアービトレーションを行い、セレクタ309の切り替えを行う。

【0053】adr-cmd解析部305は、アドレスおよびコマンドを格納するパッファと、アドレス抽出部と、コマンド抽出部を有する(図示略)。adr-cmd解析部305では、SMコントローラ108に接続される4本のアクセスパス2:137それぞれに1つずつ割り当てられたパッファに、アドレス、コマンドを格納する。アドレス抽出部およびコマンド抽出部では、アクセスするメモリのアドレスとアクセスの種類を割り出し、メモリ制御部307へ送出する。また、4本のアクセスパス2:137からのアクセス要求をデータ転送制御部315内のアービタ308へ送出する。

【0054】次に、共有メモリ部15へのアクセス時の手順について述べる。共有メモリ部15へアクセスする場合、マイクロプロセッサ101は、制御線5:221によりSMアクセス制御部105内のデータ転送制御部310へアクセス開始を示す信号を送出する。それとともに、データ線220を通してアドレス、コマンド、データ(データの書き込み時のみ)を送出する。

【0055】SMアクセス制御部105は、データ線220を通して送られてきたアドレス、コマンド、データ (データの書き込み時のみ)をパケットバッファ303 に格納する。データ転送制御部310はアービトレーシ

ョンを行ってパス I F 3 0 1 の使用権を決定し、セレクタ 3 0 2 を切り替える。

【0056】図10は、共有メモリ部15へデータを書き込む場合の、SMアクセス制御部105からSMコントローラ108へのアクセスの流れを示している。SMアクセス制御部105内のデータ転送制御部310は、アービトレーションによってアクセスパス2:137の使用権が決定されると、制御線6:222によってSMコントローラ108へアクセス開始を示す信号(REQ)を出す(ステップ601)。続いて、アドレス、コマンド、およびデータを連続して送出する(ステップ602)。

【0057】SMコントローラ108内のデータ転送制御部315は、制御線6:222によってREQ信号を受け取ると、次にアクセスパス2:137を通して送られてくるアドレス、コマンド、およびデータを受信する。アドレスとコマンドは、adr-cmd解析部305で解析し、アクセス要求に基づいてアービトレーションを行い(ステップ603)、セレクタ309を切り替える。データはパケットバッファ303に格納する。アービトレーションの結果、メモリモジュール109へのアクセス権を得たら、メモリの制御情報をメモリ制御部307へ送出し、メモリアクセスのための前処理を行う(ステップ604)。次に、パケットバッファ303からデータを読み出し、セレクタ309を介してメモリモジュール109へ書き込む(ステップ605)。

【0058】メモリモジュール109へのアクセスが終了すると、メモリアクセスの後処理を行い、データ転送制御部315においてアクセス状況を示すステータス(STATUS)を生成する(ステップ606)。次

に、ステータスをSMアクセス制御部105へ送出する (ステップ607)。SMアクセス制御部105内のデータ転送制御部310はステータスを受け取ると、SMコントローラ108へのREQ信号をオフする (ステップ608)。

【0059】SMアクセス制御部105内のデータ転送制御部310はステータスを受け取ると、制御線5:221により、マイクロプロセッサ101へ共有メモリ部15へのアクセスの終了を報告する。

【0060】共有メモリ部15からデータを読み出す場合のSMアクセス制御部105からSMコントローラ108へのアクセスの流れは、ステップ601から604までとステップ606以降は、データの書き込みの場合と同じである。

【0061】ステップ604でメモリアクセスの前処理を行った後、SMコントローラ108はメモリモジュール109からデータを読み出し、セレクタ309、パス IF301を介してアクセスパス2:137にデータを送出する。

【0062】 SMアクセス制御部105は、アクセスパ

ス2:137を通してデータを受信すると、セレクタ302、データ線220を介してマイクロプロセッサ101へデータを送出する。

【0063】本実施例によれば、図2に示す従来のディスクアレイ制御装置2において、セレクタ部13の構成を変える(セレクタPK83内にキャッシュメモリ部14を設ける)だけでキャッシュメモリ容量およびデータ転送スループットを増やすことが可能となる。

【0064】 (実施例2) 図12に本発明の他の実施例を示す。本実施例ではチャネルIF部11、ディスクIF部12、セレクタ部13、およびセレクタ部13の外のキャッシュメモリ部の数を図1のディスクアレイ制御装置の倍に増やている。チャネルIF部11、ディスクIF部12、セレクタ部13、キャッシュメモリ部14、および共有メモリ部15内の構成は図示していないが、図1に示すディスクアレイ制御装置と同様である。

【0065】チャネルIF部11は例えば図3のチャネルIFPK81上に、ディスクIF部12はディスクIFPK82上に、セレクタ部13はセレクタPK83上に、セレクタ部13の外のキャッシュメモリ部14および共有メモリ部15はメモリPK84上に実装し、各パッケージ(PK)をバックプレーン80に実装する。各PK間を接続するアクセスパスはバックプレーン80上に配線する。

【0066】データを転送するアクセスパス0:135、アクセスパス1:136のピット幅は制御情報を転送するアクセスパス2:137のピット幅に比べて2~4倍広い。したがって、ディスクアレイ制御装置1に搭載するチャネルIF部11およびディスクIF部12の数を増やす場合、セレクタ部13内のパスコントローラ110のLSIのピン数ネックを避けるためセレクタ部13の数も増やす必要がある。

【0067】そうした場合、すべてのチャネルIF部11およびディスクIF部12をすべてのセレクタ部13に接続することができない。したがって本実施例では、図12の上方の2つのチャネルIF部11と2つのディスクIF部12はその下の2つのセレクタ部13に接続する。また、図12の下方の2つのチャネルIF部11と2つのディスクIF部12はその上の2つのセレクタ部13に接続する。

【0068】上記のような接続になるため、セレクタ部 13内のキャッシュメモリ部14にアクセスできるチャネルIF部11およびディスクIF部12は限定される。本実施例では、図の上方の各IF部はその下のセレクタ部13内のキャッシュメモリ部14にアクセス可能で、図の下方の各IF部はその上のセレクタ部13内のキャッシュメモリ部14にアクセス可能である。

【0069】ディスクアレイ制御装置1では、耐障害性の向上の観点から、あるチャネルIF部11またはディスクIF部12からあるキャッシュメモリ部14にアク

セスできなくなった場合、他のチャネルIF部11またはディスクIF部12からそのキャッシュメモリ部14にアクセスできる構成としなければならない。セレクタ部13の外のキャッシュメモリ部14はすべてのIF部からアクセス可能であるので問題ない。

【0070】しかしながら、セレクタ部13内のキャッシュメモリ部14へはアクセスできるIF部が限られるので、以下のような対策を施す。すなわち図12に示すように、ディスクアレイ制御装置1内を電源境界800で2つに分ける。電源境界800を挟んだ2つの領域内のものとうして二重化する。ここで図の上方の2つのセレクタ部13内のキャッシュメモリ部14どうしと図の下方の2つのセレクタ部13内のキャッシュメモリ部14どうしと図の下方の2つのセレクタ部13内のキャッシュメモリ部14どうしはそれぞれ別個に二重化する。さらに、チャネルIF部11またはディスクIF部12からセレクタ部13への2本のアクセスパス0:135を電源境界800を挟んだ2つのセレクタ部13にそれぞれ1本ずつ接続する。

【0071】上記のようにすることで、アクセスパス0:135の障害で1つのチャネルIF部11またはディスクIF部12から1つのセレクタ部13内のキャッシュメモリ部14にアクセスできなくなった場合に、同じセレクタ部13に繋がる別のチャネルIF部11またはディスクIF部12から該キャッシュメモリ部14にアクセス可能となる。また、電源境界800を挟んだ2つの領域の一方の供給電源が障害等で遮断された場合、供給電源の異なる領域のセレクタ部13内のキャッシュメモリ部14で装置の運転を継続することが可能となる。

【0072】セレクタ部13の外のキャッシュメモリ部14および共有メモリ部15も電源境界800を挟んだ2つの領域内のものどうしで二重化する。このようにすることで、電源遮断時に上記と同じ効果が得られる。

【0073】(実施例3)図11に本発明の他の実施例を示す。本実施例では、チャネルIF部11およびディスクIF部12とキャッシュメモリ部14間をスイッチ(SW)16を用いた相互結合網140で接続する。この場合にも、図1に示したパスコントローラ110を介して接続した構成と同様に、セレクタPK83上に相互結合網140とキャッシュメモリ部14(CMコントローラ107とメモリモジュール109)を有するスイッチ部17を実装し、CMコントローラ107を相互結合網140に接続することで、新たなメモリPK84を増やすことなく、またパックプレーン80上の配線数を増やすことなく、キャッシュメモリ容量およびデータ転送

スループットを増やすことが可能となる。

[0074]

【発明の効果】本発明によれば、新たなキャッシュメモリ用パッケージを増やすことなく、またバックプレーン上の配線数を増やすことなく、従来のディスクアレイ制御装置のキャッシュメモリ容量およびデータ転送スループットを増やすことが可能となる。これによって、大容量キャッシュメモリを搭載し、データ転送スループットの高いディスクアレイ制御装置を提供することが可能となる。

【図面の簡単な説明】

【図1】本発明の一実施例のディスクアレイ制御装置の構成を示すプロック図。

【図2】従来例のディスクアレイ制御装置の構成を示す ブロック図。

【図3】従来例のディスクアレイ制御装置の実装構成を示すプロック図。

【図4】本発明の一実施例のCMアクセス制御部の構成を示すプロック図。

【図5】本発明の一実施例のSMアクセス制御部の構成を示すプロック図。

【図6】本発明の一実施例のパスコントローラの構成を 示すプロック図。

【図7】本発明の一実施例のキャッシュメモリ部の構成 を示すプロック図。

【図8】本発明の一実施例の共有メモリ部の構成を示す プロック図。

【図9】キャッシュメモリ部へのデータの書き込み時の 手順を示すシーケンス図。

【図10】共有メモリ部へのデータの書き込み時の手順 を示すシーケンス図。


【図11】本発明のディスクアレイ制御装置の他の構成例を示すプロック図。


【図12】本発明のディスクアレイ制御装置の他の構成 例を示すプロック図。


【符号の説明】

1 …ディスクアレイ制御装置、11 …チャネルIF部、12 …ディスクIF部、13 …セレクタ部、14 …キャッシュメモリ部、15 …共有メモリ部、20 …磁気ディスク装置、50 …ホストコンピュータ、101 …マイクロプロセッサ、102 …ホストIF、103 …ドライブIF、104 …CMアクセス制御部、105 …SMアクセス制御部、106 …内部バス、107 …CMコントローラ、108 …SMコントローラ、109 …メモリモジュール、110 …パスコントローラ、135 …アクセスパス0、136 …アクセスパス1、137 …アクセスパス2、138 …アクセスパス3。


[図1]









77



【図6】

【図7】





【図9】

【図10】

図9

図10




図11

